盛科通讯取得发明专利授权:“一种下降芯片Pipeline时刻戳总线位宽的办法及使用”
证券之星音讯,依据天眼查APP多个方面数据显现盛科通讯(688702)新取得一项发明专利授权,专利名为“一种下降芯片Pipeline时刻戳总线位宽的办法及使用”,专利申请号为CN8.0,授权日为2024年9月13日。
专利摘要:本发明公开了一种下降芯片Pipeline时刻戳总线位宽的办法,该办法有以下过程:当入方向的时刻戳捕获模块捕捉到M位入方向时刻戳时,将所述M位入方向时刻戳的低位N位入方向时刻戳编码到报文信息总线中,其间N小于M;所述出方向的时刻戳捕获模块向时钟引擎发送捕获信号,所述时钟引擎捕捉到M位出方向时刻戳并传入时刻戳转化模块;所述时刻戳转化模块根据M位出方向时刻戳和所述报文信息总线中低位N位入方向时刻戳转化得到M位入方向时刻戳;以及报文修改模块接纳所述M位入方向时刻戳,并将所述M位入方向时刻戳修改到报文预先界说的方位。该办法可以大大下降交流芯片带着的时刻戳的pipeline总线宽度。
本年以来盛科通讯新取得专利授权31个,较去年同期增加了138.46%。结合公司2024年中报财务数据,本年上半年公司在研制方面投入了2.24亿元,同比增73.92%。
特别声明:以上内容(如有图片或视频亦包含在内)为自媒体渠道“网易号”用户上传并发布,本渠道仅供给信息存储服务。
姑苏马拉松薅“能量胶”的男女已找到,文体旅游局正交流请示或对其作出禁赛处分
《编码物候》展览开幕 北京年代美术馆以科学艺术解读数字与生物交错的世界节律
小米 13 系列等机型敞开汹涌 HyperOS 2 Beta 版内测招募
新Mac mini上市后Redmi显现器A27U销量大涨:1299元卖断货